Design For Test技術

プロセスの微細化・回路規模増大・回路動作の高速化・低消費電力化に伴い、SoCのテストはますます複雑になってきています。当社はこの課題を解決するため、圧縮スキャン・メモリBIST・バウンダリスキャンなどのDFT(Design For Test)に加え、テスト品質・歩留まりを向上させるDFT技術を用いた高品質なテストを実施しています。

[当社が実施するDFT技術]

テスト品質向上のための実速度・低電力テスト技術

オンチップのPLLクロックを用いたテスト

テスト時の消費電力を抑制したテスト

歩留まり向上のためのメモリ冗長救済処理・故障診断技術